Gordon Mah Ung
Le symbolisme entourant le briefing de la Journée de l’architecture d’Intel – un événement pour signaler une nouvelle stratégie et reconnaître les erreurs du passé – ne pourrait pas être plus riche. Le géant des puces a choisi de briefer les analystes et les journalistes dans la maison de Robert Noyce. Noyce, qui a co-inventé le transistor et co-fondé Intel en 1968, aurait tenu des réunions du conseil d’administration d’Intel dans la maison de Los Altos au début de l’entreprise.
Alors que l’entreprise sort du brouillard d’une année difficile, c’est ici que les responsables d’Intel ont décidé d’arnaquer le pansement.
“Nous avons une humble tarte à manger”, a déclaré le directeur de l’ingénierie d’Intel, le Dr Murthy Renduchintala, lorsqu’il a expliqué ce qui n’allait pas avec le processus 10 nm de l’entreprise. « Et nous le mangeons. Mais je pense que cela ne diminue en rien ma confiance dans le fait que nous avons un arsenal de performances compétitives réelles alors que nous regardons vers les prochaines années », a-t-il déclaré.
Renduchintala a été le dernier à s’exprimer après une longue journée d’architectes et de responsables d’Intel qui ont guidé la presse à travers les plans ambitieux de l’entreprise.
Le point culminant de la journée a été le dévoilement surprise de la conception de base de Sunny Cove de la société. Également un processeur de 10 nm, les nouveaux cœurs de Sunny Cove sont d’abord attendus l’année prochaine dans les ordinateurs portables, et semblent à peu près renverser les puces Cannon Lake de 10 nm retardées par-dessus bord avec une ancre attachée autour du cou. Pour ceux qui ont besoin d’une remise à niveau, Intel n’a pas pu atteindre des rendements suffisants à Cannon Lake, ce qui a non seulement affecté les plans de déploiement des partenaires OEM, mais a également mis en doute l’ingénierie d’Intel.
En effet, Cannon Lake était initialement prévu en 2016. mais a été retardé tellement de fois que les clients et la presse n’ont même pas pris la peine de gémir la dernière fois qu’Intel l’a à nouveau retardé. Même maintenant, Cannon Lake est à peine crié dans un volume raisonnable.
Pour éviter une nouvelle débâcle, Renduchintala a déclaré qu’Intel prévoyait de découpler autant que possible son architecture et sa propriété intellectuelle du processus de fabrication.
“Je ne pense pas qu’il y ait de problème dans la correction de parcours”, a déclaré Renduchintala. “Je pense qu’il y a un gros problème à être têtu et aveugle à être sur la mauvaise voie.”
Illustrant à quel point Intel a changé, Renduchintala a pris la parole quelques heures après que Raja Koduri a présenté une refonte du modèle de conception et d’ingénierie d’Intel.
IntelligenceLe virage stratégique d’Intel se concentrera sur six piliers de l’ingénierie
Koduri, un expert graphique de haut niveau, a quitté le navire d’un AMD renaissant l’année dernière pour Intel. Il a expliqué que le changement stratégique d’Intel se concentrerait sur six fondations construites autour de la technologie et de la propriété intellectuelle de l’entreprise. Les six piliers établis par Koduri comprennent :
- Processus : Décrit comme tout, de l’emballage à son processus et à sa technologie de fabrication.
- Architecture : comprend les architectures scalaire, vectorielle, matricielle et spatiale dans le CPU, le GPU et le FPGA.
- Mémoire : Technologie Intel Optane et stockage haute vitesse.
- Interconnexion : Intel parie fortement sur la technologie 5G et une nouvelle technologie d’interconnexion qui l’aide à connecter des types disparates de silicium.
- Sécurité : Intel étant en proie à des failles de sécurité, Koduri a déclaré que la sécurité ne serait plus considérée comme une réflexion après coup qui agaçait les architectes. Au lieu de cela, la sécurité aurait un siège à la table des nouveaux designs.
- Logiciel : Autant qu’Intel peut piloter du matériel, il y a beaucoup plus à gagner avec un logiciel optimisé.
Koduri a déclaré qu’une grande partie de la refonte était basée sur l’épiphanie que les gens génèrent des données à un rythme plus rapide que ce que les entreprises technologiques peuvent analyser, transmettre, sécuriser et reconstruire en temps réel.
« Et si Peta Flops of Compute et Peta octets de données étaient à quelques millisecondes numériques de chaque personne sur la planète ? » dit Koduri.
Comme preuve de ce qu’Intel attend à l’horizon, la société a présenté une nouvelle technologie d’empilement 3D appelée “Foveros”. Au-delà de sa technologie EMIB, qu’Intel utilise pour assembler différentes puces, Foveros permet à Intel, par exemple, d’empiler un processeur basse consommation sur un processeur haute puissance, puis de le compléter avec de la RAM.
IntelligenceSi un périphérique n’a pas besoin de la puissance du processeur haute puissance, le cœur basse puissance est utilisé. Si cela ressemble à l’approche “big.LITTLE” d’ARM, cela devrait être le cas. L’approche d’Intel, cependant, pourrait un jour approcher les performances de ce qu’elle extrait de ses matrices monolithiques, mais avec du silicium Lego’ed ensemble pour rendre l’ensemble du produit moins cher.
Remarque : lorsque vous achetez quelque chose après avoir cliqué sur les liens dans nos articles, nous pouvons gagner une petite commission. Lisez notre politique de lien d’affiliation pour plus de détails.
L’un des pères fondateurs du reportage technique hardcore, Gordon couvre les PC et les composants depuis 1998.